在創建應用工程時，選擇Hello World模板即可，以XCZU21DR開發。

硬件原理圖如下：

【資料圖】

Vivado中添加&配置IP

添加Zynq UltraScale+ MPSocIP。

UART設置

DDR配置

硬件設計中選擇的DDR4型號是MT40A2G8VA-062E IT，DDR配置如下圖：

Other Options設置如下：

執行Generate Output Products

右鍵bd，選擇Generate the Output Products。

Generate the Output Products就是vivado用IP的形式（.v）實現bd框圖。

?執行Create HDL Wrapper

右鍵bd，選擇Create HDL Wrapper。

Create a HDL wrapper就是產生1個*_wrapper.v的頂層文件。

執行File -> Export ->Export Hardware

因為UART是純PS的操作，此步執行Export Hardware即可，不需要執行綜合、實現步驟。

執行Launch SDK

打開SDK后的Project Explorer界面如下：

SDK界面里面只有一些驅動，沒有工程，所以要新建1個應用項目。

?新建FSBL工程

File->New->Application Project，界面如下：

Next后選擇ZYNQ MP FSBL，見下圖。

點擊Finish，Project Explorer內容更新為：

hello_app_prj和hello_app_prj_bsp為新增的文件夾。

?新建Hello World工程

File->New->Application Project，界面如下：

Next后選擇Hello World，見下圖：

點擊Finish，Project Explorer內容更新為：

hello_world和hello_world_bsp為新增的文件夾。

?打開helloworld.c內容修改為：

接上串口線，執行debug或run，打印信息如下：