(相關資料圖)

SiP Layout是一款由Mentor Graphics公司推出的三維堆疊封裝(SiP)設計軟件。SiP是指將多個芯片或器件封裝在同一個封裝中的技術，可以大大提高電路系統的密度和性能。該軟件提供了完整的SiP布局設計流程，包括物理組態規劃、元件放置、連線自動布線、信號完整性分析、功率分配等功能，并支持各種不同的堆積結構和堆積方式。同時，該軟件還內置了豐富的元器件模型庫，用戶可以直接選擇使用。通過SiP Layout，用戶可以快速、準確地設計出符合要求的SiP布局方案，并進行仿真驗證和調試。該軟件還具有可視化的結果分析和數據導出功能，可以幫助用戶更好地進行設計優化和改進。總體來說，SiP Layout是一款強大、全面的SiP設計工具，適用于各種不同的電子系統設計應用場景。

功能特色：

Cadence SiP技術

高性能消費類電子產品制造商正轉向到SiP設計，因為它提供了一些顯著優勢，如增加功能密度，整合不同的芯片技術，低功耗，改善信號質量/完整性，并且易于集成到PCB系統中。然而，SiP設計還需要廣泛的各種領域的專家設計人才，這些領域要在歷史上具有有限的主流應用。

通過互連驅動的方法，將多個高引腳數的芯片與一個單一基板的集成簡化（圖1）,Cadence SiP協同設計技術允許企業采用曾經專業的SiP工程設計能力為主流產品進行開發。Cadence SiP解決方案無縫集成Cadence Innovus技術精細化芯片/封裝的互連與Cadence Virtuoso技術無縫集成進行原理圖驅動的模擬/混合信號模塊設計。

互連驅動的SiP

Cadence互連驅動的SiP流程被調整為可以將多個大尺寸高引腳數的芯片整合到一個單一的基板上。這個流程的目標是針對系統級封裝級別互連的定義及管理所面對的主要挑戰—系統級封裝平面布局的物理概念原形化。包括多芯片堆疊，轉接板，基板腔體，及芯片凸點矩陣的精細化一優化及最小化基板互連布線及信號完整性的挑戰。SiP流程是圍繞一個獨特的系統互連管理器建立的，這個系統互連管理器也是SiP Digital Architect這個產品的一部分。