板級埋人式封裝是一種在基板制造工藝的基礎上融合芯片封裝工藝及 SMT工藝的集成封裝技術，既可以是單芯片封裝、多芯片封裝，也可以是模組封裝、堆疊封裝。與傳統封裝中在基板表面貼裝芯片或元件不同，板級埋人式封裝直接將芯片或元件嵌人基板中間，因此它具有更短的互連路徑、更小的體積、更優的電熱性能及更高的集成度。

板級埋人式封裝概念的提出最早可以追湖到 1969 年通用電氣公司提出的一種帶有埋置芯片結構的高密度 PCB，如圖所示。該概念提出后，由于受當時的工藝及材料性能的限制，并沒有得以成功實現。

隨著基板工藝的不斷發展及材料性能的不斷提升，電子產品不斷向高性能多功能、小型化的方向發展，它在推動半導體芯片制造工藝不斷向尺寸微縮方向前進的同時，也推動著芯片封裝技術不斷突破原有的封裝結構，向新的三維堆孴封裝、模組封裝方向發展。這一發展趨勢再次推動多家廠商和研究機構積極投人對埋人式封裝結構及工藝的研究，多種板級埋人式封裝的實現方式被提出。根據埋人器件類型的不同，可以分為埋人芯片、埋人元件、埋人封裝體或混合埋人等方式。

(資料圖片僅供參考)

目前，板級埋人式封裝的主要代表技術有 Intel的無凸點積層封裝技術(Bumpless Build Up Layer, BBUL)、德國 Fraunhofer IZM 研究所的 CiP ( Chip inPolymer）技術、芬蘭 Imbera 的IMB (Integrated Module Board）技術、AT&S公司的 ECT （ Embedded Component Technology）技術、日本oki公司的 EAD(Eimbedded Active Device）技術等，盡管它們各自采用了不同的命名方式，但其核心工藝都集中在如下兩個方面。

(1） 如何有效、可靠地將芯片或元件植人基板內，并形成埋人組件與基板布線的互連；特別是芯片式埋人，成品率對于成本的影響至關重要。

（2）如何通過結構設計解決在工作狀態下因器件散熱帶來的不同 CTE 材料(如芯片、基板及銅布線）之問熱應力的有效匹配問題，防止由于不平衡的熱應力或應變帶來芯片裂紋、銅導線開裂、分層等結構及性能失效問題的發生。

板級埋人式封裝（見圖7-104） 與傳統鍵合封裝（見圖7-105）和常規倒裝封裝（見圖 7-106）相比，其最大的不同在于芯片或元件由放置基板表面上變為嵌人基板內層中，因此它具有如下特有的優勢及性能。

(1） 芯片與基板之間的互連既可以直接通過電鍍銅來實現，也可以通過在基板制作過程中進行板級封裝的鍵合或倒裝工藝來實現，在基板工藝中直接完成封裝，簡化從基板到封裝的過程。

(2）用電鍍銅直接實現芯片與基板布線的互連，縮短了互連導線的路徑，有效減小了寄生值，對于高頻信號具有更好的射頻性能，對于音頻信號具有更優的信號質量，對于數據傳輸具有更快的速度。

(3）由于芯片或元件被有效地植人基板內層中，因此釋放了基板表面的空問，給進一步實現 了D 堆香提供了空間，更容易實現系統級模組封裝，如圖7-107 所示。圖7-108 所示的是埋人式3D堆香封裝結構。芯片埋人后，為大電感器件留出了堆香空間，使了D堆疊結構更易實現。圖7-109 所示的是元器件板級3D 堆香圖，圖7-110所示的是板級埋人式封裝整板包封效果圖。

基于板級埋人式封裝特有的結構及性能優勢，目前其主要應 用領域集中在模擬類射頻及電源產品方面。如RF-IPD、DC/DC轉換器、RFID、MOSFET、小型IC驅動、多芯片系統級模組封裝等。

根據埋人器件是正面朝上（Face Up）還是正面朝下 （Face Down)，基板與器件互連時是先鉆孔再電鍍銅還是先電鍍銅再研磨，以及帶載板單面電鍍或無載板雙面同時電鎮等不同的組合方式，埋人式封裝工藝的實現方式多種多樣，但其主要的工藝流程基本相似，如圖 7-111 至圖7-114 所示。以芯片面朝下帶載板單面電鍍銅柱再研磨的方式為例，其主要工藝流程為：光刻→電鎮線路→光刻→電鍍連接銅柱→貼裝芯片或元件→壓合絕緣材料→研磨露出銅柱→光刻→電鍍再布線層→壓合絕緣材料→研磨露出外引腳→去除載板及表面處理。

原文標題：板級埋人式封裝工藝流程與技術，板級嵌入式封裝製程與技術

文章出處：【微信公眾號：Semi Connect】歡迎添加關注！文章轉載請注明出處。