【資料圖】

1、跨時鐘域之間不能存在組合邏輯。 跨時鐘域本身就容易產(chǎn)生亞穩(wěn)態(tài)，如果在跨時鐘域之間存在組合邏輯會大大增加競爭冒險出現(xiàn)的概率。 這一點(diǎn)在實(shí)際設(shè)計中通常會因?yàn)榇中亩鴮?dǎo)致設(shè)計異常，如下邊代碼中的S_clr_flag_a_all信號，就是在擴(kuò)展時不小心使用了組合邏輯，這種情況下由于競爭冒險，會導(dǎo)致跨時鐘域后的b信號出現(xiàn)一個clk的異常電平。

此時的跨時鐘域電路為：

正確的處理方法是使用時序邏輯進(jìn)行擴(kuò)展：

正確的電路為：

2、跨時鐘域信號要集中在一個位置跨時鐘域，然后再使用，不能分別跨時鐘域處理。

如下圖，a時鐘域的a信號要在b信號內(nèi)的b和b2兩個位置使用，正確的處理如下：

錯誤的處理方式如下，這種處理方式下，由于b和b2分別做的跨時鐘域，由于時鐘抖動、走線路徑的原因，會導(dǎo)致b和b2不同步，如果該信號是一個關(guān)鍵的控制信號，會導(dǎo)致系統(tǒng)異常，要注意避免這種情況的發(fā)生。