5時鐘電路

5.1 復位條件

(資料圖)

復位后，RA6 MCU開始以中速片上振蕩器(MOCO) 作為主時鐘源運行。復位時，默認情況下主振蕩器和PLL處于關閉狀態。HOCO和IWDT可能處于打開或關閉狀態，具體取決于選項設置存儲器中的設置（請參見后文第4節）。

5.2 時鐘頻率要求

ICLK必須始終大于或等于BCLK。最小和最大頻率如下表所示。有關詳細信息，請參見《MCU硬件用戶手冊》中“時鐘生成電路”一章的“概述”部分，其中包括外部和內部時鐘源規范。更多詳細信息，請參見《MCU硬件用戶手冊》中“電氣特性”一章的“交流特性”部分。

表8. ArmCortex-M4 MCU內部時鐘的頻率范圍

1. 如果使用以太網控制器，則ICLK和PCLKA頻率必須相同且至少為12.5MHz

1. 寫入或擦除ROM或數據閃存時，FCLK必須以至少4MHz的頻率運行。

表9. Arm Cortex-M33 MCU內部時鐘的頻率范圍

如果使用以太網控制器，則ICLK和PCLKA頻率必須相同且至少為12.5MHz。

寫入或擦除ROM或數據閃存時，FCLK必須以至少4MHz的頻率運行。

5.2.1 USB通信要求

RA系列的某些產品上提供的全速USB 2.0模塊 (USBFS) 和高速USB 2.0模塊 (USBHS) 需要48MHz的USB時鐘信號（UCLK或USBCLK）。當使用USB并選擇HOCO作為PLL的時鐘源時，必須使能鎖頻環 (FLL) 功能。

使用USB時，僅可選擇以下主時鐘振蕩器頻率：8MHz、10MHz、12MHz、15MHz、16MHz、20MHz或24MHz。頻率的選擇取決于USB模塊所需的時鐘生成電路和48MHz時鐘中可用的特定分頻比。

對于Arm Cortex-M4器件，使用的分頻器取決于SCKDIVCR2寄存器中UCK位的設置。

對于Arm Cortex-M33器件，使用的分頻器取決于USBCKDIVCR寄存器中USBCKDIV位的設置。

5.2.2 以太網控制器要求

對于Arm Cortex-M4器件，當使用以太網控制器 (EtherC) 和以太網DMA控制器 (EDMAC) 時，PCLKA（以太網）必須與ICLK相同，并且兩者的范圍必須均為12.5MHz到120MHz。

對于Arm Cortex-M33器件，當使用以太網控制器 (EtherC) 和以太網DMA控制器 (EDMAC) 時，PCLKH（以太網）的范圍必須為12.5MHz到100MHz。

5.2.3 ROM或數據閃存的編程和擦除要求

FCLK必須至少為4MHz才能在內部ROM和數據閃存上執行編程和擦除。

5.2.4 SDRAM控制器的要求

SDCLK來源于BCLK。請勿將SDCLK設置為高于系統時鐘 (ICLK) 的頻率。

5.3 降低時鐘生成電路 (CGC) 的功耗

為了幫助節省功耗，請盡可能將所有未使用的時鐘（例如BCLK）的分頻器設置為最大可能值。另外，如果不使用時鐘，請通過設置適當的寄存器來確保時鐘已停止。下表顯示了用于控制每個時鐘源的寄存器。

表10. 時鐘源配置寄存器

5.4 寫入系統時鐘控制寄存器

寫入系統時鐘分頻控制寄存器 (SCKDIVCR)、系統時鐘分頻控制寄存器2 (SCKDIVCR2) 和系統時鐘源控制寄存器 (SCKSCR) 中的各個位域時，應格外小心。

當將SCKDIVCR或SCKDIVCR2中的任何值從較低的分頻比更改為較高的分頻比時，請至少等待750ns，然后再更改該值。當將任何值從高分頻比更改為低分頻比時，請在更改值后至少等待250ns，然后再開始后續處理。

當將SCKSCR的值從PLL更改為其他時鐘源時，請至少等待750ns，然后再更改該值。當將值從非PLL時鐘源更改為PLL時，請在更改值后至少等待250ns，然后再開始后續處理。

測量等待時間的推薦方法是在軟件中通過對指令周期進行計數來實現。確保考慮情況最差的使用條件，以確保會經過所需的等待時間。

審核編輯：湯梓紅